La startup de conception de puces Architect Labs Inc. a été lancée aujourd'hui avec un financement de 24 millions de dollars provenant d'un groupe d'investisseurs de premier plan.
Concevoir une puce peut prendre des années de travail et des dizaines de millions de dollars, voire plus. L'architecte basé à Palo Alto, en Californie, s'efforce de rendre le processus plus efficace. La société développe une plate-forme d'intelligence artificielle qui automatise de nombreuses tâches manuelles impliquées dans le flux de travail de développement des puces.
Les projets de semi-conducteurs commencent par un fichier appelé conception RTL. Il s'agit d'une sorte de premier plan qui ne contient que des détails de haut niveau sur le processeur en cours de développement. Ces détails incluent le nombre de circuits que l'appareil comprendra, les calculs qu'ils sont censés effectuer et la manière dont les données circuleront entre eux.
Les ingénieurs ne dessinent pas de conceptions RTL mais les écrivent plutôt à l'aide de langages de programmation spécialisés tels que Verilog. Chaque extrait de code Verilog correspond à un ensemble de circuits ou à une interconnexion. Dans un programme standard, les lignes de code s'activent les unes après les autres. Les extraits de code Verilog s'activent en même temps pour simuler des circuits qui fonctionnent en même temps.
Une fois qu'une conception RTL est prête, les ingénieurs effectuent des tests pour s'assurer qu'elle répond aux exigences du projet. Ils transforment ensuite la conception en un fichier GDSII, qui est un plan de puce à part entière. Les plans GDSII décrivent les dimensions de chaque traducteur et l'angle auquel il doit être placé sur le substrat.
Le site Web d'Architect indique que sa plate-forme peut non seulement générer des conceptions de puces, mais également effectuer des vérifications. Il s’agit de vérifier les erreurs d’un plan de processeur. Les ingénieurs effectuent la vérification en simulant les conditions dans lesquelles la puce est censée fonctionner. Par exemple, une simulation peut tester différentes températures de fonctionnement pour déterminer comment la chaleur du serveur influence les vitesses de traitement.
Le processus de vérification utilise également une méthode mathématique appelée vérification formelle. Il permet aux ingénieurs d'examiner rapidement tous les états potentiels d'un cluster de circuits et d'identifier les situations dans lesquelles il peut rencontrer des erreurs.
Architect envisage de vendre ses logiciels non seulement aux fabricants de puces, mais également à des entreprises qui ne développent généralement pas de silicium personnalisé. Il compte travailler avec des développeurs de modèles d’IA, des startups de robotique et des opérateurs de néocloud. Architect affirme pouvoir collaborer avec ces clients pour développer des puces optimisées pour leurs charges de travail.
« Les modèles d'IA ont progressé de façon spectaculaire dans presque tous les domaines, mais les cycles de développement de puces restent tout aussi lents et pénibles », a déclaré Ebrahim Hussain, co-fondateur et PDG d'Architect (photo de gauche, avec la co-fondatrice Aaditya Subedi). « Pour débloquer la conception de semi-conducteurs basée sur l’IA, il faut repenser les principes fondamentaux de l’ensemble du processus de conception, sans forcer les agents d’IA à se lancer dans des flux de travail qui n’ont jamais été conçus pour eux. »
Architect utilisera son financement nouvellement levé pour acheter davantage d'infrastructures informatiques et financer des initiatives de recherche.
