IBM Corp. a dévoilé aujourd'hui ce qu'elle considère comme la première technologie au monde de puces inférieures au nanomètre, une percée en recherche qui, selon elle, alimentera les 10 prochaines années de développement de semi-conducteurs et ouvrira la voie à la conception de puces au niveau atomique.
La nouvelle technologie est basée sur une architecture de transistor qu'IBM appelle nanostack, conçue pour le nœud de 0,7 nanomètre, ou sept angströms. IBM a déclaré que l'architecture peut regrouper près de 100 milliards de transistors sur une puce de la taille d'un ongle (photo), soit près de deux fois la densité de la technologie de puce de deux nanomètres que la société a introduite en 2021.
IBM a déclaré que la technologie devrait offrir des performances jusqu'à 50 % supérieures et une efficacité énergétique 70 % supérieure par rapport à ses puces à nœuds de deux nanomètres. La société a également cité une amélioration de 40 % de la mise à l'échelle de la mémoire vive statique, un développement qui, selon elle, pourrait être important pour les systèmes d'intelligence artificielle qui ont besoin d'une mémoire à large bande passante et à haut rendement à proximité des ressources de calcul.
« Il ne s'agit pas simplement d'une étape supplémentaire, c'est un bond en avant significatif… qui pointe vers un avenir où l'informatique deviendra nettement plus puissante sans augmentation correspondante de l'énergie », a déclaré Jay Gambetta, directeur de la recherche IBM et IBM Fellow.
Nanostack s'appuie sur la technologie des nanofeuilles, une architecture de transistors qu'IBM a aidé à innover et qui est devenue la base des puces de pointe. Nanosheet était la réponse de l'industrie aux limites des transistors à effet de champ à ailettes, l'architecture de transistor 3D utilisée dans les micropuces modernes, ainsi nommée pour sa structure surélevée en forme d'aileron.
Nanosheet a amélioré le contrôle des canaux des transistors, réduit les fuites de puissance et permis une évolution vers les générations de trois et deux nanomètres. Nanostack est la prochaine étape proposée par IBM au-delà de la nanofeuille, utilisant l'empilement vertical pour maintenir la mise à l'échelle en dessous de 1 nm. Cela ajoute une troisième dimension à la mise à l'échelle des puces plutôt que de s'appuyer uniquement sur des caractéristiques de rétrécissement sur la surface de la tranche.
De telles innovations ont permis à la technologie des semi-conducteurs d'aller au-delà des limites physiques de la miniaturisation, a déclaré Huiming Bu, vice-président de la recherche et du développement de la technologie du silicium chez IBM. « Quand quelque chose touche à sa fin, cela ne signifie pas que le progrès s'arrête », a-t-il déclaré. « Cela signifie que nous avons besoin d'un nouveau paradigme. »
Il a déclaré que l'industrie des semi-conducteurs a largement mis à l'échelle les transistors à effet de champ métal-oxyde-semi-conducteur en deux dimensions depuis l'invention du transistor en 1959. L'architecture à empilement vertical de Nanostack permet aux concepteurs d'exploiter la troisième dimension pour augmenter la densité.
« Ce sera la première fois dans notre industrie que nous serons capables d'empiler et d'échelonner des transistors dans une direction verticale », a déclaré Bu.
Un document de recherche d'IBM publié l'année dernière décrit le nanostack comme une architecture complémentaire métal-oxyde-semi-conducteur empilée séquentiellement avec un placement flexible des canaux de nanofeuilles supérieur et inférieur, une liaison diélectrique ultra-mince et un empilement de grille de transistor inférieur thermiquement stable. IBM a déclaré avoir démontré sa capacité à fabriquer des transistors CMOS nanofeuilles sur nanofeuilles, y compris des inverseurs CMOS fonctionnels et des caractéristiques électriques comparables ou supérieures à celles des lignes de base de nanofeuilles non empilées.
La conception permet aux transistors supérieur et inférieur d'être conçus séparément et d'utiliser des matériaux différents pour chaque couche. IBM a déclaré que la flexibilité pourrait permettre des optimisations de performances et de puissance difficiles dans les structures de transistors conventionnelles, où plusieurs composants doivent être intégrés sur le même plan.
L'architecture pourrait s'appliquer à plusieurs catégories de puces, y compris les processeurs. unités de traitement graphique et processeurs mobiles.
« Il s'agit d'une technologie générique », a déclaré Bu. « Nous nous attendons à ce que cette architecture soit utilisée pour plusieurs applications. »
Applications d'IA
Les utilisations potentielles de l’intelligence artificielle attireront probablement une attention particulière car la consommation d’énergie est devenue une contrainte à l’expansion des centres de données. À mesure que les modèles d’IA se développent et que la demande d’inférence augmente, les fabricants de puces sont sous pression pour améliorer les performances sans imposer une augmentation proportionnelle des coûts d’alimentation, de refroidissement et d’infrastructure.
« Tout le monde exige plus de performances, mais personne ne veut payer la facture d'électricité », a déclaré Bu.
Gambetta a déclaré que les avantages de la mise à l'échelle de la SRAM sont particulièrement pertinents, car de nombreuses puces d'IA s'appuient fortement sur la mémoire intégrée pour réduire le mouvement des données, qui constitue l'une des principales sources de consommation d'énergie. Des conceptions SRAM plus efficaces pourraient contribuer à augmenter la capacité du cache et à réduire le besoin de déplacer les données entre les processeurs et la mémoire externe.
IBM a averti que la technologie est sur la voie de la recherche vers la fabrication plutôt que sur un produit commercial. La société a déclaré qu'elle s'attend à ce que la première adoption du nanostack au niveau du nœud inférieur au nanomètre ait lieu dans les cinq prochaines années.
Les travaux sont menés dans le centre de recherche sur les semi-conducteurs d'IBM à Albany, New York, où la société et ses partenaires se préparent également à utiliser la lithographie ultraviolette extrême à haute ouverture numérique, un outil de fabrication de puces de nouvelle génération développé par ASML Holding NV. IBM a déclaré que l'EUV à NA élevée serait important pour la future mise à l'échelle logique et pourrait également améliorer la technologie des nanofeuilles avant que la nanostack n'atteigne la production.
IBM a déclaré qu'il travaillait actuellement avec des partenaires, dont le japonais Rapidus Corp., sur la fabrication à deux nanomètres. Gambetta a déclaré qu'IBM n'a pas encore révélé comment il commercialiserait le nanostack, affirmant que l'objectif à court terme de l'entreprise restait d'aider ses partenaires à faire évoluer la technologie des nanofeuilles.
