Advanced Micro Devices Inc. a lancé aujourd'hui une nouvelle gamme d'unités centrales de traitement pour serveurs.
La série Epyc 6, également connue sous le nom de Venice, comprend 10 processeurs organisés en deux groupes. Le premier ensemble comprend des puces avec un grand nombre de cœurs relativement lents. Les processeurs restants comportent moins de cœurs à fréquence plus élevée.
Les deux collections de puces comportent des optimisations conçues pour accélérer les agents d’intelligence artificielle. Les agents IA font fonctionner leurs réseaux de neurones sur des cartes graphiques et utilisent des processeurs pour alimenter leurs outils et les applications avec lesquelles ils travaillent.
Les processeurs effectuent également certaines autres tâches dans les clusters d'apprentissage automatique. Selon AMD, les puces Epyc 6 peuvent prendre en charge jusqu'à 3,3 agents de plus par watt que le processeur Vera de Nvidia Corp. De plus, la société affirme que sa série de processeurs surpasse considérablement les siliciums comparables d’Intel Corp.
Le déploiement des outils d'un agent IA sur des processeurs dotés d'un nombre de cœurs relativement faible peut réduire les dépenses logicielles dans certains cas. Certaines applications d'entreprise, notamment les bases de données, sont facturées en fonction du nombre de cœurs sur lesquels elles s'exécutent. Par conséquent, déployer une base de données sur un cœur haute fréquence coûte moins cher que d’en utiliser deux plus lents qui, ensemble, fournissent la même puissance de traitement.
Les deux puces Epyc 6 à la fréquence la plus élevée ont une vitesse de base de 4,05 gigahertz. Ils peuvent augmenter leur horloge à 5,3 GHz lors de l'exécution de charges de travail exigeantes. Les deux puces possèdent 96 cœurs et un cache de 384 Mo.
Les deux puces Epyc 6 les plus denses comprennent quant à elles 256 cœurs avec une vitesse de base de 2,55 GHz. Chaque cœur peut alimenter deux threads, ou flux de calculs, pour un total de 512 threads. Cela permet aux puces d’exécuter un grand nombre d’agents IA à la fois. Certains grands modèles de langage font tourner des centaines d'agents ou plus lorsqu'ils s'attaquent à des tâches complexes.
La série Epyc 6 est basée sur une nouvelle architecture de base appelée Zen 6. Son IPC, une mesure clé des performances du processeur, est 31 % plus élevé que la conception précédente d'AMD lors de l'exécution de charges de travail d'IA. L'augmentation vient en partie du fait qu'AMD utilise le dernier nœud de deux nanomètres de Taiwan Semiconductor Manufacturing Co. pour fabriquer des cœurs Zen 6.
Les noyaux sont disponibles en deux éditions. Il existe une version appelée simplement Zen 6 qui est optimisée pour la vitesse d'horloge et une édition réduite, Zen 6c, conçue pour alimenter les processeurs avec un nombre de cœurs élevé. Noyau Zen 6c caractéristiques un mécanisme amélioré de traitement dans le désordre non inclus dans l'édition standard. Le mécanisme accélère les programmes en effectuant certains calculs bien avant que les résultats ne soient nécessaires.
Zen 6 comprend également des optimisations spécifiques à l'IA. L'architecture est compatible avec le format de données FP16, ce qui permet de réduire l'empreinte matérielle des agents en compressant les informations qu'ils traitent. La prise en charge de VNNI-INT8 a également été améliorée, une technologie qui condense plusieurs calculs d'IA en une seule opération pour gagner du temps.
« L'IA étend considérablement le rôle du processeur à chaque couche du centre de données », a déclaré Dan McNamara, vice-président senior et directeur général de l'unité Compute and Enterprise AI d'AMD. « Avec AMD EPYC de 6e génération, les clients peuvent standardiser sur la base x86 éprouvée tout en choisissant une solution optimisée pour la charge de travail pour exécuter davantage d'agents. »
AMD affirme qu'un certain nombre de grands fournisseurs de centres de données ont déjà commencé à expédier des serveurs équipés de puces Epyc 6. De plus, les processeurs alimentent une paire d’instances Microsoft Azure optimisées pour les charges de travail d’inférence d’IA et les logiciels de conception de puces.
